| *商品について |
|
表紙はついていません（本文のみ中綴じ製本です）。
号単位でも購入できます。
すべてモノクロ印刷です。
Extended Summaryはついていません。
|
 |
| ・会員価格 ¥550 |
| ・一般価格 ¥770 |
|
|
| こちらはBookPark「電気学会 電子図書館（IEEJ Electronic Library）」による文献紹介ページです。 |
|
 |
 |
電気学会会員の方はこちらから一旦ログインのうえ、マイページからお入りください。
会員価格で購入することができます。
|
|
| 非会員の方はログインの必要はありません。このまま お進みください。 |
|
|
| ■論文No. |
|
| ■ページ数 |
9ページ |
■発行日
|
2014/01/01 |
| ■タイトル |
回路分割によるパワーエレクトロニクスシステムの回路シミュレーションの汎用化並列処理法 |
| ■タイトル(英語) |
Generalized Parallel Processing of Circuit Simulation for a Power Electric System by Circuit Partitioning |
| ■著者名 |
加藤 利次（同志社大学 理工学部 電気工学科），井上 馨（同志社大学 理工学部 電気工学科），小谷 由紀子（同志社大学 理工学部 電気工学科） |
| ■著者名(英語) |
Toshiji Kato (Dept. of Electrical Engineering, Doshisha University), Kaoru Inoue (Dept. of Electrical Engineering, Doshisha University), Yukiko Kotani (Dept. of Electrical Engineering, Doshisha University) |
| ■価格 |
会員 ¥550 一般 ¥770 |
| ■書籍種類 |
論文誌(論文単位) |
| ■グループ名 |
【D】産業応用部門 |
| ■本誌 |
電気学会論文誌D（産業応用部門誌） Vol.134 No.1 （2014） 特集：半導体電力変換研究会
|
| ■本誌掲載ページ |
2023/01/09ページ |
| ■原稿種別 |
論文／日本語 |
| ■電子版へのリンク |
https://www.jstage.jst.go.jp/article/ieejias/134/1/134_1/_article/-char/ja/
|
| ■キーワード |
汎用回路シミュレーション，コンバータ，回路分割，並列処理，OpenMP，マルチコアCPU general-purpose circuit simulation，converter，circuit partitioning，parallel processing，OpenMP，multicore CPU |
| ■要約(日本語) |
|
| ■要約(英語) |
This paper proposes a generalization of the fast parallel circuit simulation method for a power electric system by applying an explicit integration formula to selected energy storage elements such as inductors and capacitors. The forward Euler (FE) formula is applied to selected series inductors and parallel capacitors. Then an implicit formula such as the backward Euler (BE) formula is applied for stable numerical integration, and the optimum step size is selected for each subcircuit. A parallel processing method that utilizes thread processing techniques based on OpenMP application program interfaces with a multicore CPU and shared-memory system reduces its processing time. A new general algorithm based on a thread processing technique, a subcircuit memory processing technique, and a binary variable step size method is proposed to utilize numerical processing at each time step synchronously and efficiently. |
| ■版 型 |
A4 |
|
|
|
