 |
| ・会員価格 ¥220 |
| ・一般価格 ¥440 |
|
|
| こちらはBookPark「電気学会 電子図書館（IEEJ Electronic Library）」による文献紹介ページです。 |
|
 |
 |
電気学会会員の方はこちらから一旦ログインのうえ、マイページからお入りください。
会員価格で購入することができます。
|
|
| 非会員の方はログインの必要はありません。このまま お進みください。 |
|
|
| ■論文No. |
GS2-2 |
| ■ページ数 |
5ページ |
■発行日
|
2009/09/03 |
| ■タイトル |
パルスニューロンモデルを用いたブロック構造ニューラルネットワークのFPGA実装 |
| ■タイトル(英語) |
An FPGA Implementation of Block-Based Neural Networks using Pulse Neuron Model |
| ■著者名 |
久郷 大輔(千葉大学),小圷 成一(千葉大学),岡本 卓(千葉大学),平田 廣則(千葉大学) |
| ■著者名(英語) |
daisuke Kugou(Chiba University),seiichi koakutsu(Chiba University),takashi Okamoto(Chiba University),hironori Hirata(Chiba University) |
| ■価格 |
会員 ¥220 一般 ¥440 |
| ■書籍種類 |
部門大会 |
| ■グループ名 |
【C】平成21年電気学会電子・情報・システム部門大会講演論文集 |
| ■本誌掲載ページ |
1031-1035ページ |
| ■キーワード |
FPGA|進化型ハードウェア|遺伝的アルゴリズム|ニューラルネットワーク|パルスニューロンモデル|FPGA|Evolvable Hardware|Genetic Algorithm|Neural Network|Pulse neuron model |
| ■要約(日本語) |
進化型ハードウェアの研究として，ハードウェア実装に適したブロック構造ニューラルネットワーク（BBNN）が提案されている。しかし，BBNNは乗算を多用するため，大きなネットワークを実装するのが難しい。そこで本研究では，乗算を削減するために入出力をパルス化したブロック構造パルスニューラルネットワーク（BBPNN）に着目し，FPGAへ実装する方法を提案する。実装の結果，回路規模が削減され，提案手法の有効性が確認された。 |
| ■要約(英語) |
|
| ■版 型 |
A4 |
| ■PDFファイルサイズ |
3,777Kバイト |
|
|
|
