| ■論文No. |
ECT22051 |
| ■ページ数 |
4ページ |
■発行日
|
2022/09/26 |
| ■タイトル |
TSPC-Dフリップフロップを用いた高分解能位相比較器に関する研究 |
| ■タイトル(英語) |
A research on high-resolution phase detector using TSPC-D Flip Flop |
| ■著者名 |
佐野 響紀(芝浦工業大学),山根 勝成(芝浦工業大学),ニコデムス レディアン(芝浦工業大学) |
| ■著者名(英語) |
Hibiki Sano(Shibaura Institute of Technology),Katsunari Yamane(Shibaura Institute of Technology),Retdian Nicodimus(Shibaura Institute of Technology) |
| ■価格 |
会員 ¥220 一般 ¥330 |
| ■書籍種類 |
研究会(論文単位) |
| ■グループ名 |
【C】電子・情報・システム部門 電子回路研究会 |
| ■本誌 |
2022年9月29日-2022年9月30日電子回路研究会
|
| ■本誌掲載ページ |
35-38ページ |
| ■原稿種別 |
日本語 |
| ■電子版へのリンク |
|
| ■キーワード |
位相同期回路|遅延同期回路|位相比較器|マスター・スレーブ型Ｄフリップフロップ|ＴＳＰＣ−Ｄフリップフ ロップ|Phase Locked Loop|Delay Locked Loop|Phase detector|Master-slave D flip flop|TSPC-D flip flop |
| ■要約(日本語) |
本稿では，TSPC-Dフリップフロップを用いた高分解能位相比較器を提案する．提案された位相比較器は，DFF出力のオーバーラップ周期を短縮し，チャージポンプ内の電流ミスマッチの影響を最小限に抑えた．シミュレーション結果は，チャージポンプ出力電圧ドリフトが9.2 × 10^-4 V/nsから3.7 × 10^-5 V/ns(入力位相差が0radの場合)に減少した． |
| ■要約(英語) |
This paper proposes a high-resolution phase detector using a True Single-Phase Clock D-flip flop (TSPC-DFF). The proposed phase detector reduces the overlap period of DFF outputs to minimize the effect of current mismatch in the charge pump. A simulation result shows a reduction of charge pump output voltage drift from 9.2 × 10−4V/ns to 3.7 × 10−5V/ns when the input phase is 0 rad. |
| ■版 型 |
A4 |
| ■PDFファイルサイズ |
1,030Kバイト |
