HOMEご利用手順商品サンプルご利用規約お支払いご注文進行確認Q&A、お問い合せカートを見る
電気学会 電子図書館
電気学会HPへ
 HOME > 同研究会の研究会(論文単位) > 文献詳細

・会員価格 ¥440
・一般価格 ¥660
カートに入れる
こちらはBookPark「電気学会 電子図書館(IEEJ Electronic Library)」による文献紹介ページです。
会員ログイン
電気学会会員の方はこちらから一旦ログインのうえ、マイページからお入りください。
会員価格で購入することができます。
非会員の方はログインの必要はありません。このまま お進みください。
■論文No. ECT23035
■ページ数 5ページ
■発行日
2023/06/05
■タイトル

ゲート容量を用いたチョッパーインバータ型コンパレータの検討

■タイトル(英語)

A study of the inverter chopper comparator circuit using gate capacitor.

■著者名 大谷 一朗(青山学院大学),松谷 康之(青山学院大学)
■著者名(英語) Ichiro Ohtani(Aoyama Gakuin University Graduate School of Science and Engineering),Yasuyuki Matsuya(Aoyama Gakuin University)
■価格 会員 ¥440 一般 ¥660
■書籍種類 研究会(論文単位)
■グループ名 【C】電子・情報・システム部門 電子回路研究会
■本誌 2023年6月8日-2023年6月9日電子回路研究会
■本誌掲載ページ 7-11ページ
■原稿種別 日本語
■電子版へのリンク
■キーワード コンパレータ|ゲート容量|特性ばらつき|comparator|gate capacitor|characteristics variations
■要約(日本語) 画素並列イメージセンサの画素回路の小型化には混載するシングルスロープADCの非同期コンパレータの小型化が必須である。従来はトランジスタの特性ばらつきを補正するため容量素子を用いたチョッパーインバータ型コンパレータが用いられていた。これに対し、容量としてゲート容量を用いたチョッパーカスコード型コンパレータを提案する。
■要約(英語) To reduce the size of the asynchronous comparator in a single-slope ADC is essential for downsizing the pixel cell size of a pixel-parallel image sensor. Conventionally, an chopper inverter comparator with a capacitor cell is used to compensate transistor characteristics variations. We propose the chopper cascode comparator that uses gate capacitors as the chopper capacitor.
■版 型 A4
運営会社についてBookPark個人情報保護方針電気学会ホームページ
本サービスは電気学会がコンテンツワークス株式会社に委託して運営しているサービスです。
©Contents Works Inc.