| ■論文No. |
IS24023 |
| ■ページ数 |
6ページ |
■発行日
|
2024/09/24 |
| ■タイトル |
超汎用SoCのための周辺機器専用ハードウェアIFアーキテクチャの提案 |
| ■タイトル(英語) |
Proposal of a peripheral-specific hardware interface architecture for super general-purpose SoC |
| ■著者名 |
篠崎 日比樹(九州工業大学),山脇 彰(九州工業大学) |
| ■著者名(英語) |
Hibiki Shinozaki(Kyushu Institute of Technology),Akira Yamawaki(Kyushu Institute of Technology) |
| ■価格 |
会員 ¥220 一般 ¥330 |
| ■書籍種類 |
研究会(論文単位) |
| ■グループ名 |
【C】電子・情報・システム部門 情報システム研究会 |
| ■本誌 |
2024年9月27日情報システム研究会
|
| ■本誌掲載ページ |
1-6ページ |
| ■原稿種別 |
日本語 |
| ■電子版へのリンク |
|
| ■キーワード |
汎用ＳｏＣ|動的再構成|高位合成|ＲＴＬ記述|General-purpose SoC|Dynamic reconfiguration|High-level synthesis|RTL description |
| ■要約(日本語) |
全ての周辺機器に対応した超汎用SoCは，周辺機器ごとに専用ハードウェアIFを動的再構成する。そのハードウェアIFは設計・変更が容易な統一アーキテクチャが望ましく，本稿は，手順ベース部は高位合成，時間ベース部はRTLで設計し，各部が統一的なインタフェースとデータ構造を使って協調動作するアーキテクチャを提案する。二つの個別センサへの適用事例を通し，提案アーキテクチャの汎用性・性能・電力効率を評価する。 |
| ■要約(英語) |
A super general-purpose SoC supporting all peripherals dynamically reconfigures dedicated hardware interfaces for each peripheral. This paper proposes an architecture in which the procedure-based part is designed by high-level synthesis and the time-based part by RTL, and each part cooperates using a unified interface and data structure. This paper evaluates the generality, performance and power efficiency of the proposed architecture. |
| ■版 型 |
A4 |
| ■PDFファイルサイズ |
1,264Kバイト |
