 |
| ・会員価格 ¥220 |
| ・一般価格 ¥440 |
|
|
| こちらはBookPark「電気学会 電子図書館（IEEJ Electronic Library）」による文献紹介ページです。 |
|
 |
 |
電気学会会員の方はこちらから一旦ログインのうえ、マイページからお入りください。
会員価格で購入することができます。
|
|
| 非会員の方はログインの必要はありません。このまま お進みください。 |
|
|
| ■論文No. |
TC5-12 |
| ■ページ数 |
6ページ |
■発行日
|
2013/09/04 |
| ■タイトル |
大学でのHW/SW協調設計学習を支援するSystemC-VerilogHDLトランスレータ |
| ■タイトル(英語) |
A SystemC-VerilogHDL translator for supporting the study of Co-Design at universities |
| ■著者名 |
北島 敏樹(東京電機大学),三井 浩康(東京電機大学) |
| ■著者名(英語) |
Toshiki Kitajima(ToKyo Denki University),Hiroyasu Mitsui(ToKyo Denki University) |
| ■価格 |
会員 ¥220 一般 ¥440 |
| ■書籍種類 |
部門大会 |
| ■グループ名 |
【C】平成25年電気学会電子・情報・システム部門大会講演論文集 |
| ■本誌掲載ページ |
276-281ページ |
| ■キーワード |
|
| ■要約(日本語) |
近年、組込みシステム開発現場でシステム記述言語を用いたHW/SW協調設計の普及が進んでいる。しかし、協調設計に使用する動作合成ツールは高価で教育現場での使用が困難なため、協調設計教育の普及は途上である。本研究では、学生がシステム記述言語のSystemCを用いてHW/SW協調設計を学ぶ際に、動作合成ツールの代替となる教育用ツールとしてSystemC-VerilogHDLトランスレータを開発して提供することを目標とする。
本トランスレータの機能は、SystemCを用いてRTLモデルで記述した論理回路等をFPGAに書き込むためのHW記述言語VerilogHDLに変換することである。トランスレータを実現するため、SystemCコードの字句解析、構文解析を行い、構文木を構築するフロントエンド、構文木からVerilogHDLを出力するバックエンドを開発する。 |
| ■要約(英語) |
|
| ■版 型 |
A4 |
| ■PDFファイルサイズ |
5,093Kバイト |
|
|
|
