HOMEご利用手順商品サンプルご利用規約お支払いご注文進行確認Q&A、お問い合せカートを見る
電気学会 電子図書館
電気学会HPへ
 HOME > 同研究会の論文誌(論文単位) > 文献詳細
*商品について
表紙はついていません(本文のみ中綴じ製本です)。
号単位でも購入できます。
すべてモノクロ印刷です。
Extended Summaryはついていません。

・会員価格 ¥550
・一般価格 ¥770
カートに入れる
こちらはBookPark「電気学会 電子図書館(IEEJ Electronic Library)」による文献紹介ページです。
会員ログイン
電気学会会員の方はこちらから一旦ログインのうえ、マイページからお入りください。
会員価格で購入することができます。
非会員の方はログインの必要はありません。このまま お進みください。
■論文No.
■ページ数 7ページ
■発行日
2021/01/01
■タイトル

Multiplied ΔΣ Time to Digital ConverterのNoise shaping改善の検討

■タイトル(英語)

A Study on Improvement of Noise Shaping Characteristics of Multiplied ΔΣ Time to Digital Converter

■著者名 嘉藤 貴博(法政大学),安田 彰(法政大学)
■著者名(英語) Takahiro Kato (Hosei University), Akira Yasuda (Hosei University)
■価格 会員 ¥550 一般 ¥770
■書籍種類 論文誌(論文単位)
■グループ名 【C】電子・情報・システム部門
■本誌 電気学会論文誌C(電子・情報・システム部門誌) Vol.141 No.1 (2021) 特集:電子回路関連技術
■本誌掲載ページ 37-43ページ
■原稿種別 論文/日本語
■電子版へのリンク https://www.jstage.jst.go.jp/article/ieejeiss/141/1/141_37/_article/-char/ja/
■キーワード TDC,PLL,ΔΣ,DEM,ループ帯域,ジッタ  TDC,PLL,ΔΣ,DEM,loop band width,jitter
■要約(日本語)
■要約(英語) Previously, the method has been proposed to reduce the quantization noise of the fractional N-PLL and the spurious due to the reference leak by placing a DLL before the PLL. We have previously proposed Multiplied ΔΣTDC, which solves the phase noise problem and spurious due to DLL delay device manufacturing variation. However, in the previous proposal, there was a trade-off between spurious reduction and quantization noise improvement by ΔΣTDC. In this paper, we propose a Multiplied ΔΣTDC that solves this problem and always has the effect of Noise shaping by ΔΣTDC.
■版 型 A4
運営会社についてBookPark個人情報保護方針電気学会ホームページ
本サービスは電気学会がコンテンツワークス株式会社に委託して運営しているサービスです。
©Contents Works Inc.