*商品について |
|
表紙はついていません(本文のみ中綴じ製本です)。
号単位でも購入できます。
すべてモノクロ印刷です。
Extended Summaryはついていません。
|
|
・会員価格 ¥550 |
・一般価格 ¥770 |
|
こちらはBookPark「電気学会 電子図書館(IEEJ Electronic Library)」による文献紹介ページです。 |
|
|
|
電気学会会員の方はこちらから一旦ログインのうえ、マイページからお入りください。
会員価格で購入することができます。
|
|
非会員の方はログインの必要はありません。このまま お進みください。 |
|
|
■論文No. |
|
■ページ数 |
7ページ |
■発行日
|
2021/12/01 |
■タイトル |
LUTベースのAIデバイスに対する階層的なハードウェアトロイとその評価 |
■タイトル(英語) |
Hierarchical Hardware Trojan for LUT-based AI Devices and its Evaluation |
■著者名 |
野崎 佑典(名城大学 理工学部),竹本 修(名城大学 大学院 理工学研究科),池崎 良哉(名城大学 大学院 理工学研究科),吉川 雅弥(名城大学 理工学部) |
■著者名(英語) |
Yusuke Nozaki (Faculty of Science and Technology, Meijo University), Shu Takemoto (Graduate School of Science and Technology, Meijo University), Yoshiya Ikezaki (Graduate School of Science and Technology, Meijo University), Masaya Yoshikawa (Faculty of Sc |
■価格 |
会員 ¥550 一般 ¥770 |
■書籍種類 |
論文誌(論文単位) |
■グループ名 |
【C】電子・情報・システム部門 |
■本誌 |
電気学会論文誌C(電子・情報・システム部門誌) Vol.141 No.12 (2021) 特集T:電気・電子・情報関係学会東海支部連合大会 特集U:研究会優秀論文
|
■本誌掲載ページ |
1234-1240ページ |
■原稿種別 |
論文/日本語 |
■電子版へのリンク |
https://www.jstage.jst.go.jp/article/ieejeiss/141/12/141_1234/_article/-char/ja/
|
■キーワード |
ハードウェアトロイ,FPGA,AIセキュリティ,ハードウェアセキュリティ hardware Trojan,FPGA,AI security,hardware security |
■要約(日本語) |
|
■要約(英語) |
To realize Society 5.0, edge AI techniques have attracted attention. On the other hand, security issues of edge AI have been reported. In addition, in the field of hardware security, the threat of hardware Trojan (HT) is emphasized. To defend the AI device from malicious attacks, it is important to check the vulnerability against various attacks. Therefore, this study proposes a new HT for AI inference devices. The proposed HT falsifies the inference result with respect to an arbitrary trigger input. The proposed HT concentrates on the Lookup Table (LUT) structure, and can be achieved by rewriting the LUT table information. As a result, the proposed HT does not need additional trojan trigger and payload circuits, that is, it can be implemented without the circuit overhead. Experiments by field programable gate array show the validity of the proposed HT. |
■版 型 |
A4 |
|
|
|