| *商品について |
|
表紙はついていません（本文のみ中綴じ製本です）。
号単位でも購入できます。
すべてモノクロ印刷です。
Extended Summaryはついていません。
|
 |
| ・会員価格 ¥550 |
| ・一般価格 ¥770 |
|
|
| こちらはBookPark「電気学会 電子図書館（IEEJ Electronic Library）」による文献紹介ページです。 |
|
 |
 |
電気学会会員の方はこちらから一旦ログインのうえ、マイページからお入りください。
会員価格で購入することができます。
|
|
| 非会員の方はログインの必要はありません。このまま お進みください。 |
|
|
| ■論文No. |
|
| ■ページ数 |
9ページ |
■発行日
|
2024/03/01 |
| ■タイトル |
浮遊容量電荷回収回路を用いた誘電体バリア放電用インバータのバースト駆動法の検討 |
| ■タイトル(英語) |
Investigation of Burst Driving Method for Dielectric Barrier Discharge Inverter Using Floating-Capacitance Charge Recovery Circuit |
| ■著者名 |
岩蕗 寛康（三菱電機（株）先端技術総合研究所／大阪公立大学 大学院 工学研究科），森本 茂雄（大阪公立大学 大学院 工学研究科），岩田 明彦（大阪産業大学 工学部 電子情報通信工学科） |
| ■著者名(英語) |
Hiroyasu Iwabuki (Advanced Technology R&D Center, Mitsubishi Electric Corporation/Osaka Metropolitan University), Shigeo Morimoto (Osaka Metropolitan University), Akihiko Iwata (Osaka Sangyo University) |
| ■価格 |
会員 ¥550 一般 ¥770 |
| ■書籍種類 |
論文誌(論文単位) |
| ■グループ名 |
【D】産業応用部門 |
| ■本誌 |
電気学会論文誌D（産業応用部門誌） Vol.144 No.3 （2024） 特集：J-RAIL 2022
|
| ■本誌掲載ページ |
140-148ページ |
| ■原稿種別 |
論文／日本語 |
| ■電子版へのリンク |
https://www.jstage.jst.go.jp/article/ieejias/144/3/144_140/_article/-char/ja/
|
| ■キーワード |
浮遊容量，回収回路，MOSFET floating capacitance，dielectric barrier discharge，charge recovery circuit，high voltage inverter |
| ■要約(日本語) |
|
| ■要約(英語) |
In this study, we considered a stray-capacitance charge recovery circuit to reduce the switching loss of a high-voltage high-frequency inverter. The recovery circuit causes the reactor and stray capacitance to resonate to reduce the stray-capacitance charging voltage. This loss can be reduced by switching the MOSFET of the inverter when the voltage drops. In this paper, we first study the stray capacitance of the gate transformer, which is the cause of the loss increase. We then explain the circuit configuration and operation of the circuit that recovers this stray-capacitance charge. Next, the simulation results of the circuit operation are presented. Finally, according to the results from a prototype test, we show that it is possible to reduce the loss of the inverter main circuit and double the repetition frequency with respect to the conventional approach. |
| ■版 型 |
A4 |
|
|
|
